소형화의 발전 만 디지털 반도체의 성능을 향상시키기가 어렵습니다

최첨단 디지털 반도체의 성능을 향상시키기 위해 칩에 통합 될 수있는 회로의 규모를 늘리는 것이 필수적입니다. 산술 단위와 메모리 요소가 많을수록 더 복잡하고 정교한 처리를 수행 할 수 있기 때문입니다.

이전 반도체 산업에서 전자 회로의 구성 요소 인 트랜지스터 및 배선의 크기를 소형화함으로써 단일 칩 조각 (염료)의 통합 정도가 지속적으로 증가했습니다. 성능 향상에 대한 이러한 접근법은 반도체 통합 회로의 발명 이후 60 년 이상 지속적으로 적용되어 무어의 법칙에 따라 지수 성능 향상을 달성했습니다.

그러나 최근 몇 년 동안 미세 가재 기술의 발전에만 의존하는 기술 개발을 촉진함으로써 디지털 반도체를 발전시키는 것은 어려워졌습니다 (그림 1). 미세 자극화를 계속하고 그 효과를 달성하기 위해, 칩 렛 및 3D 라미네이션과 같은 후속 프로세스에서 혁신적인 기술을 사용해야하고 있습니다. 칩 렛은 대규모 대규모 회로가 고의적으로 여러 영역으로 나뉘어 미세 트랜지스터를 형성하는 기술이며, 각 영역이 완료된 후에는 개재 (배선 만 형성된 기판)에 장착되고 대규모 회로를 형성하기 위해 상호 연결됩니다. 반면, 3D 스택은 다중 다이를 쌓아서 3 차원으로 형성된 다중 다이 및 칩 렛을 쌓아서 디지털 반도체의 더 짧은 배선 및 소형화와 고속, 고밀도, 저전력 상호 연결을 가능하게하는 기술입니다.

하이브리드 본딩은 반도체 기술 개발의 추세를 배경으로 현재 활발한 기술 개발을 겪고있는 새로운 배선 본딩 기술입니다. 칩 렛과 3D 스태킹의 효과를 더욱 향상시킬 기술이 될 것으로 예상됩니다.

하이브리드 본딩은 이전 예술보다 이점입니다

최첨단 디지털 반도체 칩에 칩 렛 및 3D 스택을 적용하려면 칩을 함께 또는 칩 렛과 인터페스 사이에 연결하는 기술을 도입해야합니다. 이전의 반도체 제품은 이러한 상호 연결에 대한 와이어 결합 및 플립 칩 본딩과 같은 결합 기술을 사용했습니다. 와이어 본딩은 얇은 금속 와이어와 연결하는 기술이며, 플립 칩 본딩은 칩 표면에 형성된 작은 솔더 돌출부 (범프)를 통해 연결하는 기술입니다.

이들 모두는 대량 생산을위한 많은 애플리케이션이있는 매우 신뢰할 수있는 기술입니다. 그러나 향후 반도체 성능의 추가 개선을 살펴보면 앞으로 적용하기가 어려울 가능성이 높습니다. 연결 피치 (터미널 간격)의 밀도가 한계에 도달하기 시작했기 때문입니다 (그림 2). 현재 최소 피치는 와이어 본딩의 경우 50 μm, 플립 칩의 경우 20 μm입니다. 또한 와이어는 칩에 형성된 미세 배선과 다른 재료를 통해 연결되기 때문에 조인트의 인터페이스에서 저항 값이 증가하여 속도를 방해하는 문제, 저전력 소비 및 데이터 교환 신호의 신뢰성을 보장합니다.

하이브리드 본딩은 선행 기술이 직면 한 문제를 해결할 수 있습니다. 하이브리드 결합에서, 라미네이트 칩 각각의 표면에 형성된 배선 (금속) 영역 및 절연 영역은 와이어 또는 범프와 같은 중간 연결 재료를 개입하지 않고 직접 연결됩니다. 금속 물질 (일반적으로 구리 (Cu)) 및 절연 재료 (일반적으로 이산화 실리콘 이산화 실리콘 (SIO2) 또는 실리콘 질화물 (SIN)이 동시에 연결되어 있기 때문에 하이브리드 결합이라고합니다.

하이브리드 본딩은 기존의 결합 방법보다 더 미세한 10 μm 미만의 피치에서 고밀도 연결을 가능하게합니다. 0.4 μm 피치의 예도 있습니다. 또한, Cu는 직접 연결되기 때문에 전기 저항 및 커패시턴스는 플립 칩과 같은 기존의 결합 방법보다 작습니다. 작은 저항은 전기 신호가 흐를 가능성을 높이고 작은 커패시턴스는 신호 지연을 억제합니다. 또한, 스택 된 칩 사이의 데이터 전송 경로가 단축 될 수 있으므로 데이터 처리 속도를 크게 향상시킬 수 있습니다. 전송 경로의 저항 및 단축은 또한 데이터 전송 중 열로 손실되는 에너지 손실을 감소시켜 칩의 전체 전력 소비를 줄이는 데 기여합니다.

하이브리드 본딩 및 본딩 프로세스 유형

현재 대량 생산되는 두 가지 주요 하이브리드 결합 방법이 있습니다 (그림 3).

W2W 방법 : W2W (Wafer to Wafer), 결합 될 웨이퍼 쌍이 쌓여서 결합되어 다이가 웨이퍼에서 잘리지 않는 방법입니다.

D2W 메소드 : 이것은 D2W (Die to Wafer)라는 방법으로, 개별 조각으로의 다이 컷이 라미네이트되고 회로가 형성된 후 절단되지 않은 웨이퍼에 결합됩니다.

이들 중 웨이퍼 쌍을 한 번에 모두 스택하는 W2W는 매우 생산적입니다. 그러나, 각 웨이퍼에 형성된 회로는 결함을 함유 할 수 있기 때문에, 수율은 낮은 경향이있다. 반면, 조인트 중 하나가 한 번에 하나씩 분류되고 쌓기 때문에 D2W는 생산성이 좋지 않습니다. 그러나 양질의 죽음 만 선택하고 적층 할 수 있으므로 수율이 높습니다. 칩 렛을 Interposer에 연결할 때 D2W 방법이 필연적으로 적용됩니다.

하이브리드 본딩 생산 라인에서 본딩은 다음 절차를 사용하여 수행됩니다.

• ① 먼저, 결합 될 다이, 칩 렛 및 개재의 관절 표면은 CMP (화학 기계적 평평한) 및 특수 화학 물질을 사용한 청소로 처리되므로 매우 평평하고 깨끗하게 만듭니다.
• ② 다음, 본딩 객체는 정확하게 정렬되는 동안 서로 접촉하게되며, 온도, 압력, 전기장 등을 적용하여 채권이 화학적으로 기계적으로 결합됩니다.
• ③ 결합 후, 열처리는 특정 기간 동안 특정 온도에서 적용되어 신뢰성을 높이기 위해 결합을 강화합니다.
• ④ 마지막으로, 개별 칩은 웨이퍼에서 잘리고 결합 된 칩은 디지털 반도체를 완성하기 위해 포장됩니다.

AI 관련 처리 성능 및 전력 소비의 병목 현상은 칩 간의 데이터 전송입니다

역사적으로 일본 기업들은 하이브리드 본딩 기술 개발과 대량 생산의 적용을 주도했습니다 (그림 4). 소니 그룹은 대량 생성 된 반도체 제품에 하이브리드 본딩을 최초로 적용한 사람이었습니다. 2016 년에 W2W 하이브리드 본딩은 이미지 센서 제조에서 스택 픽셀 어레이 칩 및 신호 처리 로직 칩을 도입했습니다. 이를 통해 더 나은 이미지 품질과 광범위한 기능을 가능하게합니다. 현재 이미지 센서 제품의 90% 이상이 직접 결합 또는 하이브리드 결합을 배선 부품 만 가지고 있습니다.

2018 년에 중국의 Yangtze Memory Technology Corp (YMTC)는 NAND 플래시 메모리를위한 최적의 제조 조건으로 CMOS 회로 및 메모리 셀을 분리하고 제조하는 방법으로이를 도입했습니다. 대량 생산은 용량과 성능 향상을 달성하는 기술로 적용되었습니다. KIOXIA와 다른 사람들도 비슷한 기술 개발에 노력하고 있습니다.

그리고 이제 AI 관련 처리 및 고성능 컴퓨팅 (HPC)과 같은 영역에 적용될 목표로 밀도가 높아지는 기술을 개발하고 적용 할 수 있습니다. 개발 및 대량 생산 응용 프로그램을 위해 일본, 미국, 유럽, 대만, 한국 및 중국의 회사간에 경쟁이 시작되었으며 일부 서버 고성능 CPU에 광대역 및 대용량 3 차 캐시 메모리를 도입하는 데 사용되고 있으며 대량 생산이 적용되고 있습니다. 또한 AI 서버에 설치된 그래픽 처리 장치 (GPU) 모듈에 설치된 HBM (High Bandwidth Memory)은 HMB4에 하이브리드 본딩을받을 것으로 예상되며, 이는 2026 년경 시장에서 출시 될 예정입니다.

AI 관련 프로세스에서 GPU 및 메모리와 같은 프로세서 간의 데이터 전송은 높으며 전송 프로세스는 이미 전체 시스템 성능 및 전력 소비에 큰 영향을 미쳤습니다. 또한, 전력 소비량이 낮아서 데이터 전송에 대한 강력한 수요가 증가하면서 대역폭과 속도를 증가시킵니다. 하이브리드 본딩은 이러한 요구 사항을 충족 할 수 있습니다.

도전은 비용 절감입니다

2025 년 현재 하이브리드 본딩의 제조 비용은 플립 칩 본딩보다 2-3 배 더 비쌉니다. 이는 미세 배선을 안전하게 결합하기 위해서는 100 이하의 매우 깨끗한 실내 환경이 필수적이기 때문입니다. 또한, 표면 평면화는 칩에 회로를 형성하는 이전 프로세스와 동등한 복잡하고 정확한 공정이 필요합니다. 또한, 고순도 및 균일 성을 갖는 재료는 결합 표면에 노출 된 배선 및 절연 영역의 재료에 적용되어야하며, 이는 제조 비용에도 추가됩니다.

플립 칩과 같은 전통적인 후 프로세스 생산 라인은 그러한 깨끗한 환경에 배치 할 필요가 없었습니다. 이러한 이유로, 플립 칩 본딩은 종종 후 프로세스 계약 업체 (OSAT)에 의해 수행되는 반면, 하이브리드 본딩은 종종 사전 처리 또는 수직 통합 반도체 제조업체 (IDM)를위한 깨끗한 실내 파운드리에 의해 수행됩니다. 하이브리드 본딩을 사용하여 반도체 제품을 제조하는 TSMC (대만) 및 인텔 (미국)은 2025 년 말까지 제조 비용을 30% 감소시키는 목표로 2025 년 말까지 개선 된 제조 기술을 추진하고 있습니다.

작가

Ito Motoaki(Ito Motoaki)

Enlight Co., Ltd.의 대표

Fujitsu 엔지니어로서 그는 Nikkei Micro Devices, Nikkei Electronics 및 Nikkei BP Semiconductor Research의 기자, 책상 및 편집장으로 3 년 동안 3 년을 보냈습니다. 12 년 동안 Nikkei BP의 컨설팅 탱크 인 12 년 동안 Nikkei Micro Devices, Nikkei Electronics 및 Nikkei BP Semiconductor Research, Nikkei BP의 컨설팅 탱크, Mitkei BP의 컨설팅 탱크, Mittubishi의 컨설팅 탱크. Nikkei BP의 광고 부서의 광고 생산자로서의 활동.

2014 년에 그는 독립적이어서 Enlight Co., Ltd를 설립했습니다.이 회사는 스포츠 토토 사이트 마케팅을위한 스포츠 토토 사이트 마케팅 전문 지원 서비스를 제공하여 스포츠 토토 사이트의 가치를 대상인에게 정확하게 전달하는 방법을 생각하고 구현합니다.

URL :http : //www.enlight-inc.co.jp/